Actualmente la conectividad a través de redes inalámbricas presenta una amplia variedad de soluciones, pero la mayoría de ellas están enfocadas a intercambiar grandes volúmenes de información, haciéndolas inapropiadas para un número de aplicaciones caracterizadas por una cantidad pequeña de información, grandes tiempos de latencia y la necesidad de bajos consumos de potencia y bajo costo. En este contexto la IEEE desarrolló el estándar IEEE 802.15.4 [1], se creó la alianza Zigbee [2] entre un grupo de empresas y existen varios esfuerzos en investigación actualmente [3,4].
El propósito de este trabajo fue diseñar un sistema basado en componentes estándar que contemple los requerimientos mencionados anteriormente. Esto permitió explorar técnicas a nivel de sistema y compromisos para alcanzar bajo consumo de potencia y tamaño, previo al diseño de circuitos integrados.
Los ejemplos de posibles aplicaciones son enormes: industriales ( e.g. sistemas de sensado o alarmas en lugares difíciles de alcanzar), agrícolas (e.g. redes de sensores para monitorear el estado del suelo o las condiciones climáticas), domésticas (control centralizado de dispositivos electrónicos de una casa), médicos, etc.
Requerimientos iniciales para el sistema
El sistema esta compuesto por dos dispositivos. Una base fija y un dispositivo remoto. Este último, alimentado por batería, envía a la base información que puede provenir de alguna clase de sensor. El enlace es bidireccional.
La frecuencia portadora fue seleccionada en el rango de 400MHz (cercana la banda ISM de 433 MHz). El objetivo es obtener un consumo tal que, con el dispositivo remoto transmitiendo constantemente 10 bytes/seg., la duración de una batería comercial de 2.8v y 1000mA/h debe ser mayor a un año. El mínimo rango de comunicación se especificó para 10m y el sistema debe tolerar un movimiento relativo de al menos 0.4m/seg. entre la base y el sistema remoto. Como meta adicional, el tamaño y el costo por unidad del dispositivo remoto debe minimizarse tanto como sea posible.
DESCRIPCIÓN GENERAL DEL SISTEMA
Cuatro bloques componen el sistema completo. Estos son: el transmisor de RF, un microcontrolador, las antenas y las redes de adaptación. Cada uno de estos bloques fue estudiado y optimizado separadamente en orden de obtener la mejor performance globalmente.
Para el transmisor de RF, se utilizó el chip XE1201A de la empresa Xemics, luego de un exhaustivo estudio de mercado. Sus mayores ventajas son el bajo consumo con potencia de salida programable, bajo voltaje de operación y pocos componentes externos. El microcontrolador usado para controlar el transceptor e implementar la interfaz con el sensor externo es el PIC16F628 de Microchip. Los requerimientos principales para el microcontrolador fueron un bajo voltaje de alimentación y un bajo consumo, permitiendo la posibilidad de utilizar un modo "sleep" (apagado) entre transmisiones de datos consecutivas.
TRANSCEPTOR RF
El XE1201A fue diseñado para operar entre 300 y 500MHz, y optimizado para trabajar en la banda ISM de 433 MHz. La frecuencia portadora se selecciona por medio de un resonador externo del tipo SAW (Surface Acoustic Wave), el cual ayuda a reducir el consumo de potencia gracias a un tiempo de encendido corto. La comunicación es half duplex y usa la modulación FSK. Otras características del integrado son las siguientes:
- Rango de alimentación: entre 2.4 y 5.5V.
- Cuatro niveles programables de potencia de salida: -15dBm, -5dBm, 2.5dBm, 5dBm
- Consumo de potencia en modo transmisión para cada uno de los niveles de potencia antes indicados: 5.5mA, 8mA, 11mA y 13.5mA.
- Consumo de potencia en modo receptor: 6mA,
- Consumo de potencia en modo apagado:0.2uA
- Tasa de datos : entre 4kbps y 64kbps
- Sensibilidad (ber=1%): -102dBm @64kbps, -109dBm @8kbps
Para el sistema implementado, se seleccionó una frecuencia portadora de 418MHz y una tasa de datos de 60kbps.
El diagrama de bloques del transceptor es presentado en la figura 1. El camino de transmisión está mostrado en la parte más baja del diagrama. Un DDS (Direct Digital Synthesizer) genera señales digitales de seno y coseno que corresponden a las señales I y Q de la modulación FSK. La salida del modulador FSK es conectada a un amplificador de potencia.
El camino de recepción es mostrado en la parte superior de la figura 1. Este se compone de un amplificador de bajo ruido, un demodulador –que convierte la señal recibida a banda base- un filtro pasabajos, un limitador –para digitalizar la señal- y un demodulador FSK –para obtener el flujo de datos. Como una característica adicional, el circuito incluye un sincronizador de bit, basado en un PLL digital, para recuperar el reloj a partir de los datos transmitidos. Esto simplifica la recepción de los datos en el microcontrolador; aunque hace necesario agregar al comienzo de cada bloque de datos un número de bits
El propósito de este trabajo fue diseñar un sistema basado en componentes estándar que contemple los requerimientos mencionados anteriormente. Esto permitió explorar técnicas a nivel de sistema y compromisos para alcanzar bajo consumo de potencia y tamaño, previo al diseño de circuitos integrados.
Los ejemplos de posibles aplicaciones son enormes: industriales ( e.g. sistemas de sensado o alarmas en lugares difíciles de alcanzar), agrícolas (e.g. redes de sensores para monitorear el estado del suelo o las condiciones climáticas), domésticas (control centralizado de dispositivos electrónicos de una casa), médicos, etc.
Requerimientos iniciales para el sistema
El sistema esta compuesto por dos dispositivos. Una base fija y un dispositivo remoto. Este último, alimentado por batería, envía a la base información que puede provenir de alguna clase de sensor. El enlace es bidireccional.
La frecuencia portadora fue seleccionada en el rango de 400MHz (cercana la banda ISM de 433 MHz). El objetivo es obtener un consumo tal que, con el dispositivo remoto transmitiendo constantemente 10 bytes/seg., la duración de una batería comercial de 2.8v y 1000mA/h debe ser mayor a un año. El mínimo rango de comunicación se especificó para 10m y el sistema debe tolerar un movimiento relativo de al menos 0.4m/seg. entre la base y el sistema remoto. Como meta adicional, el tamaño y el costo por unidad del dispositivo remoto debe minimizarse tanto como sea posible.
DESCRIPCIÓN GENERAL DEL SISTEMA
Cuatro bloques componen el sistema completo. Estos son: el transmisor de RF, un microcontrolador, las antenas y las redes de adaptación. Cada uno de estos bloques fue estudiado y optimizado separadamente en orden de obtener la mejor performance globalmente.
Para el transmisor de RF, se utilizó el chip XE1201A de la empresa Xemics, luego de un exhaustivo estudio de mercado. Sus mayores ventajas son el bajo consumo con potencia de salida programable, bajo voltaje de operación y pocos componentes externos. El microcontrolador usado para controlar el transceptor e implementar la interfaz con el sensor externo es el PIC16F628 de Microchip. Los requerimientos principales para el microcontrolador fueron un bajo voltaje de alimentación y un bajo consumo, permitiendo la posibilidad de utilizar un modo "sleep" (apagado) entre transmisiones de datos consecutivas.
TRANSCEPTOR RF
El XE1201A fue diseñado para operar entre 300 y 500MHz, y optimizado para trabajar en la banda ISM de 433 MHz. La frecuencia portadora se selecciona por medio de un resonador externo del tipo SAW (Surface Acoustic Wave), el cual ayuda a reducir el consumo de potencia gracias a un tiempo de encendido corto. La comunicación es half duplex y usa la modulación FSK. Otras características del integrado son las siguientes:
- Rango de alimentación: entre 2.4 y 5.5V.
- Cuatro niveles programables de potencia de salida: -15dBm, -5dBm, 2.5dBm, 5dBm
- Consumo de potencia en modo transmisión para cada uno de los niveles de potencia antes indicados: 5.5mA, 8mA, 11mA y 13.5mA.
- Consumo de potencia en modo receptor: 6mA,
- Consumo de potencia en modo apagado:0.2uA
- Tasa de datos : entre 4kbps y 64kbps
- Sensibilidad (ber=1%): -102dBm @64kbps, -109dBm @8kbps
Para el sistema implementado, se seleccionó una frecuencia portadora de 418MHz y una tasa de datos de 60kbps.
El diagrama de bloques del transceptor es presentado en la figura 1. El camino de transmisión está mostrado en la parte más baja del diagrama. Un DDS (Direct Digital Synthesizer) genera señales digitales de seno y coseno que corresponden a las señales I y Q de la modulación FSK. La salida del modulador FSK es conectada a un amplificador de potencia.
El camino de recepción es mostrado en la parte superior de la figura 1. Este se compone de un amplificador de bajo ruido, un demodulador –que convierte la señal recibida a banda base- un filtro pasabajos, un limitador –para digitalizar la señal- y un demodulador FSK –para obtener el flujo de datos. Como una característica adicional, el circuito incluye un sincronizador de bit, basado en un PLL digital, para recuperar el reloj a partir de los datos transmitidos. Esto simplifica la recepción de los datos en el microcontrolador; aunque hace necesario agregar al comienzo de cada bloque de datos un número de bits
ANTENASRequerimientos de las antenas
Los requerimientos del sistema llevan a restricciones fuertes con respecto al tamaño y a la performance de las antenas. Una alta ganancia debe obtenerse para ahorrar potencia. La antena debe también ser pequeña para reducir las dimensiones del circuito final. Requerimientos adicionales: buena resistencia física, compacta, inmunidad a la presencia de objetos cercanos y al contacto con las manos.
La antena seleccionada es una antena de bucle pequeño ("small loop antenna") imlementada sobre el circuito impreso; la cual cumple los requerimientos anteriores. Este tipo de antena presenta un tamaño reducido en el rango de frecuencias utilizado y son robustas y compactas. A pesar que la ganancia de las antenas de bucle pequeño es pequeña comparado con otros tipos de antenas en la banda de frecuencia utillizada (monopolos de un cuarto de longitud de onda, antenas helicoidales, etc.), ésta es suficiente para la distancia de comunicación especificada para la aplicación. La pérdida de ganancia es entonces compensada con la reducción en tamaño.
Una ventaja adicional con el uso de las antenas de bucle pequeño es que su tamaño extremadamente reducido hace posible el uso de antenas separadas para transmitir y recibir. Esto simplifica las redes de adaptación de impedancias y hace innecesario la introducción de una llave de RF para conectar la antena al circuito de transmisión o al de recepción del transceptor.
Diseño de una antena de loop pequeño
El diseño de la antena esta basado en el modelo propuesto en [6]. Al ser una antena inductiva, el bucle pequeño necesita un capacitor para ser ajustada. Por tanto se utilizó un capacitor variable para asegurar un ajuste exacto un maximizar la ganancia de la antena. El ajuste es hecho en el propio circuito, realizando una comunicación con una antena de referencia –antena biconica- y ajustando el capacitor hasta que la máxima ganancia sea obtenida.
La parte real de la impedancia del bucle pequeño es menor a 1Ω, por lo que no es fácil adaptar esta resistencia con la impedancia de entrada y salida del transceptor de RF (alrededor de 1kΩ y 600Ω respectivamente). Para facilitar el diseño de la red de adaptación de impedancia, un transformador es incluido, como se aprecia en la figura 2. El segundo bucle agregado actúa como loop secundario del transformador, cambiando la impedancia aparente de la antena (aumentando efectivamente el valor de la parte real de la impedancia).
A los efectos de simplificar el diseño, las antenas de recepción y transmisión son idénticas. Sus respectivas redes de adaptación adaptan estas antenas al correspondiente circuito.
Características de las antenas
Características de las antenas
La siguiente tabla muestra las principales características de la antena diseñada.
REDES DE ADAPTACIÓN DE IMPEDANCIAS
Debido a que la mayor preocupación del diseño es minimizar el consumo de potencia del sistema, es vital evitar perdidas en los circuitos de radiofrecuencia. En orden de minimizar las perdidas de potencia causadas por el desapareo entre el transceptor de RF y las antenas, las redes de adaptación de impedancias fueron cuidadosamente diseñadas y ajustadas experimentalmente.
Debido a que la mayor preocupación del diseño es minimizar el consumo de potencia del sistema, es vital evitar perdidas en los circuitos de radiofrecuencia. En orden de minimizar las perdidas de potencia causadas por el desapareo entre el transceptor de RF y las antenas, las redes de adaptación de impedancias fueron cuidadosamente diseñadas y ajustadas experimentalmente.
Como fue explicado anteriormente, dos redes son requeridas: la red de recepción -quien adapta la antena receptora a la entrada del transceptor-, y la red de transmisión, que adapta la antena de transmisión a la salida de RF del XE1201A. Cada una de estas redes fue implementada como la cascada de dos redes que, en su punto de unión, se ve una impedancia de 50Ω. Este método fue elegido por dos razones. Primeramente éste permite estudiar los componentes del sistema, colocando un analizador de espectro, con impedancia de 50Ω. Segundo, un estudio experimental y teórico muestra que las redes de dos etapas son más estables e insensibles a variaciones de componentes que una solución basada en una red de una sola etapa.
Metodología de diseño.
El diseño de las redes se realizó en dos etapas. Primero se efectuó un diseño teórico basado en las redes sugeridas por el fabricante del transceptor, el cual se adaptó para esta aplicación en particular. Para ello se utilizó el programa MIMP (Motorota Impedance Matching Network). Luego, los valores de los componentes finales son ajustados experimentalmente para adaptar las impedancias de la antena y del transceptor. Esto se realizó para considerar los efectos parásitos. Los ajustes experimentales llevan a la conclusión que las perdidas de potencia en la red de adaptación del circuito de recepción son muy sensibles al valor de un capacitor particular, entonces, un componente variable fue introducido.
El procedimiento de ajuste se realizó de la siguiente forma: para una red de transmisión, una antena de referencia es colocada a una distancia fija del circuito, y la potencia recibida por la antena (medida con un analizador de espectro) es maximizada. Para la red de recepción la misma antena es ahora utilizada para transmitir una señal fija, y señales de banda base análogas provista por el transmisor son usadas para medir la potencia recibida (estas señales corresponden a las señales I y Q demoduladas de la demodulación FSK).
Redes finales
Las redes diseñadas se muestran en la figura 3.
Metodología de diseño.
El diseño de las redes se realizó en dos etapas. Primero se efectuó un diseño teórico basado en las redes sugeridas por el fabricante del transceptor, el cual se adaptó para esta aplicación en particular. Para ello se utilizó el programa MIMP (Motorota Impedance Matching Network). Luego, los valores de los componentes finales son ajustados experimentalmente para adaptar las impedancias de la antena y del transceptor. Esto se realizó para considerar los efectos parásitos. Los ajustes experimentales llevan a la conclusión que las perdidas de potencia en la red de adaptación del circuito de recepción son muy sensibles al valor de un capacitor particular, entonces, un componente variable fue introducido.
El procedimiento de ajuste se realizó de la siguiente forma: para una red de transmisión, una antena de referencia es colocada a una distancia fija del circuito, y la potencia recibida por la antena (medida con un analizador de espectro) es maximizada. Para la red de recepción la misma antena es ahora utilizada para transmitir una señal fija, y señales de banda base análogas provista por el transmisor son usadas para medir la potencia recibida (estas señales corresponden a las señales I y Q demoduladas de la demodulación FSK).
Redes finales
Las redes diseñadas se muestran en la figura 3.
La red de transmisión incluye el circuito necesario para polarizar la etapa de salida en RF del transceptor. La razón para esta aparentemente compleja arquitectura de la red de recepción es el hecho que ésta debe adaptar la salida diferencial del XE1201A a una antena singe-ended.
PLACA DE CIRCUITO IMPRESO
Trabajando en bandas de frecuencia mayores a cientos de MHz implica que algunos efectos, insignificantes a bajas frecuencias, comienzan a ser críticos y deben ser considerados. Estos incluyen el tipo de componentes usados, su colocación y separación, la distribución de la alimentación y de las señales, y el ancho y separación de las pistas. Los siguientes párrafos destacan, de las consideraciones discutidas en la literatura [7,8], aquellas que fueron aplicadas mayormente en este diseño.
Selección de componentes
A altas frecuencias los componentes parásitos de resistencias, capacitores e inductores son relevantes, cambiando completamente la performance del circuito. Fueron elegidos capacitares cerámicos y inductores de montaje superficial, los que presentan frecuencias propias de resonancia en el rango de los GHz. Además, su tamaño reducido permite minimizar la distancia entre componentes, lo que es también crítico.
Distribución de alimentación y ruteo de pistas
El plano de tierra facilita el retorno de las señales de RF y de alimentación. Permitiendo a estas señales ir por el camino de mínima impedancia, se disminuye sustancialmente el ruido. Para facilitar el ruteo, las pistas de tierra son conectadas a pequeños planos de tierra individuales en la capa superior del circuito, los cuales están conectados al plano de tierra por varias vías.
En orden de minimizar el ruido se utilizó una configuración tipo estrella para las líneas de alimentación. Esto permite separar, por un lado, la fuente de alimentación de los módulos de RF, y por el otro los demás módulos. Capacitores de desacople se agregaron en todos los puntos críticos tan cerca como fue posible del circuito correspondiente. Inductores de RF tipo "chokes" fueron también introducidos para no permitir que el ruido de RF se propagara a otras partes del circuito.
Es esencial minimizar la impedancia de la pista. Para minimizar la resistencia y la inductancia , las pistas deben ser cortas, lo que conlleva a colocar los componentes muy cercanos entre sí. Otros criterios prácticos fueron utilizados: evitar las esquinas de 90º en las pistas, evitar el uso de vías en ruteo de señal así como controlar cuidadosamente los conectores y las soldaduras de forma de garantizar bajas resistencias parásitas.
Consideraciones adicionales
Los efectos de una línea de transmisión de 418MHz deben ser tomados en consideración. Un criterio práctico indica que un modelo de parámetros concentrados puede ser usado si el largo máximo de la pista está por debajo de λ/10. A 418Mhz, esto implica que las pistas deben ser más pequeñas que 7cm, lo que en el diseño fue ampliamente alcanzado, permitiendo diseñar sin tener en consideración efectos de líneas de transmisión.
El layout final de la sección de RF del diseño se muestra en las figuras 4 y 5. El microcontrolador es agregado en una placa separada. Notar que el plano de tierra esta prácticamente ininterrumpido, de modo de no interferir en el camino de retorno de las señales críticas del circuito. El tamaño de la placa es de 64 x 59mms.
PROTOCOLO DE COMNICACIÓN
El protocolo de comunicación debe cumplir con los requerimientos del dispositivo (rango de comunicación, vida de la batería, etc.) y debe también permitir la comunicación entre varios dispositivos remotos y una base fija.
Modos de incrementar la vida de la batería
A continuación se discutirá como el protocolo ayuda a disminuir el consumo, enfocando al caso que un paquete de 10 bytes de data es transmitido desde el remoto a la base cada segundo. Este paquete debe ser contestado con un reconocimiento por la base para asegurar que los datos no fueron perdidos. Entre paquetes el dispositivo se apaga para ahorrar carga de la batería.
Debido al hecho que el consumo de corriente es mucho mayor cuando el dispositivo está transmitiendo o recibiendo datos que cuando el dispositivo esta en modo "sleep", el consumo promedio es prácticamente proporcional al tiempo que el dispositivo está prendido. Los esfuerzos están, entonces, enfocados en reducir este tiempo. Esto puede ser hecho a nivel de protocolo en dos modos básicos.
El primer modo es maximizar la tasa de datos. Esto minimizará el tiempo necesario tanto al transmitir como al recibir los bits requeridos. Un incremento en la tasa de datos, sin embarbo, lleva a una reducción en la sensibilidad del circuito de recepción del transceptor de RF, entonces la distancia máxima de comunicación disminuye. Un valor de compromiso de 60kbps (cercano al valor máximo de 64kbps) es seleccionado. Por sobre ese valor la perdida de performance es importante.
La segunda forma de minimizar el consumo es reducir el overhead en la comunicación, por lo que el tiempo en que el dispositivo está prendido debe ser más pequeño. Directamente relacionado con este tema es el largo del flujo de bits de sincronización que debe ser enviado al comienzo de cada paquete de datos. A pesar que un incremento en el largo de esta trama conlleva una menor tasa de error de bit, se está limitado debido a un incremento en el consumo.
El paquete de datos está compuesto por una trama de sincronización, seguido por una estructura especial para indicar el comienzo de un paquete y por último los datos. La estructura se muestra en la figura 6.
El largo de la trama de sincronización es 16 bits, compuesto por unos y ceros transmitidos alternadamente. Este valor fue ajustado experimentalmente y se encontro que disminuyendo la cantidad de bits lleva a una disminución en la performance.
La estructura de comienzo de paquete ( 12 bits), es la primera parte del paquete y debe ser correctamente recibida para una comunicación adecuada. Se confirmó experimentalmente que decreciendo el largo de esta estructura inicial podría causar la recepción de una importante cantidad de paquetes falsos cuando, con el transmisor apagado, el receptor recibe bits aleatorios debido al ruido.
A pesar que la mejor forma de minimizar el tiempo de comunicación parece en principio que el dispisitivo remoto comience el diálogo (y luego espere un reconocimiento de la base), se encontró que esta aproximación tenía un importante problema. Si un dispositivo remoto comienza la comunicación la base debe estar permanentemente escuchando el canal, esperando un mensaje del dispositivo remoto. Esto causa un corrimiento en la frecuencia en el reloj recuperado, y entonces el tiempo necesario para la sincronización aumenta dramáticamente, incementando, por lo tanto, el consumo.
En el protocolo implementado, la base comienza la comunicación y entonces espera una respuesta del dispositivo remoto que periodicamente se despierta. En el paquete de sincronización está incluido un ID del dispositivo interrogado, entonces solo un sensor responderá y las colisiones se evitan. Luego de la recepción de un paquete de datos la base envía un reconocimiento, y puede interrogar a otro dispositivo.
En la próxima figura se muestra un diagrama simplificado de la comunicación.
La estructura de comienzo de paquete ( 12 bits), es la primera parte del paquete y debe ser correctamente recibida para una comunicación adecuada. Se confirmó experimentalmente que decreciendo el largo de esta estructura inicial podría causar la recepción de una importante cantidad de paquetes falsos cuando, con el transmisor apagado, el receptor recibe bits aleatorios debido al ruido.
A pesar que la mejor forma de minimizar el tiempo de comunicación parece en principio que el dispisitivo remoto comience el diálogo (y luego espere un reconocimiento de la base), se encontró que esta aproximación tenía un importante problema. Si un dispositivo remoto comienza la comunicación la base debe estar permanentemente escuchando el canal, esperando un mensaje del dispositivo remoto. Esto causa un corrimiento en la frecuencia en el reloj recuperado, y entonces el tiempo necesario para la sincronización aumenta dramáticamente, incementando, por lo tanto, el consumo.
En el protocolo implementado, la base comienza la comunicación y entonces espera una respuesta del dispositivo remoto que periodicamente se despierta. En el paquete de sincronización está incluido un ID del dispositivo interrogado, entonces solo un sensor responderá y las colisiones se evitan. Luego de la recepción de un paquete de datos la base envía un reconocimiento, y puede interrogar a otro dispositivo.
En la próxima figura se muestra un diagrama simplificado de la comunicación.
El largo de la trama de sincronización es 16 bits, compuesto por unos y ceros transmitidos alternadamente. Este valor fue ajustado experimentalmente y se encontro que disminuyendo la cantidad de bits lleva a una disminución en la performance.
La estructura de comienzo de paquete ( 12 bits), es la primera parte del paquete y debe ser correctamente recibida para una comunicación adecuada. Se confirmó experimentalmente que decreciendo el largo de esta estructura inicial podría causar la recepción de una importante cantidad de paquetes falsos cuando, con el transmisor apagado, el receptor recibe bits aleatorios debido al ruido.
A pesar que la mejor forma de minimizar el tiempo de comunicación parece en principio que el dispisitivo remoto comience el diálogo (y luego espere un reconocimiento de la base), se encontró que esta aproximación tenía un importante problema. Si un dispositivo remoto comienza la comunicación la base debe estar permanentemente escuchando el canal, esperando un mensaje del dispositivo remoto. Esto causa un corrimiento en la frecuencia en el reloj recuperado, y entonces el tiempo necesario para la sincronización aumenta dramáticamente, incementando, por lo tanto, el consumo.
En el protocolo implementado, la base comienza la comunicación y entonces espera una respuesta del dispositivo remoto que periodicamente se despierta. En el paquete de sincronización está incluido un ID del dispositivo interrogado, entonces solo un sensor responderá y las colisiones se evitan. Luego de la recepción de un paquete de datos la base envía un reconocimiento, y puede interrogar a otro dispositivo.
En la próxima figura se muestra un diagrama simplificado de la comunicación.
RESULTADOS EXPERIMENTALES
Las características principales del sistema de prototipo estan sumariadas en las figuras 8 y 9. Estos valores corresponden a una aplicación típica (batería de 2.8V, dispositivo remoto transmitiendo 10 bytes por segundo a una tasa de 60kbps). Como puede verse en la figura 8, el rango de comunicación es mayor que lo inicialmente especificado, aún con la mínima potencia transmitida (-15dBm). Para medir el rango de comunicación se consideró tener una tasa de error de bit menor a 10-4. El consumo de corriente promedio también cumplió completamente con los requerimientos. Para una batería de 1000mAh, la duración se estimó a 1.7 años a máxima potencia, y a 2.6 años a mínima potencia. Los requerimientos para una velocidad relativa entre base y dispositivo remoto son también mejores que las especificadas (más de 2.5m/seg. sin cambio de performance).
Las características principales del sistema de prototipo estan sumariadas en las figuras 8 y 9. Estos valores corresponden a una aplicación típica (batería de 2.8V, dispositivo remoto transmitiendo 10 bytes por segundo a una tasa de 60kbps). Como puede verse en la figura 8, el rango de comunicación es mayor que lo inicialmente especificado, aún con la mínima potencia transmitida (-15dBm). Para medir el rango de comunicación se consideró tener una tasa de error de bit menor a 10-4. El consumo de corriente promedio también cumplió completamente con los requerimientos. Para una batería de 1000mAh, la duración se estimó a 1.7 años a máxima potencia, y a 2.6 años a mínima potencia. Los requerimientos para una velocidad relativa entre base y dispositivo remoto son también mejores que las especificadas (más de 2.5m/seg. sin cambio de performance).
Jorge Polentino
CRF
http://iie.fing.edu.uy/investigacion/grupos/microele/papers/jeica04_rf.pdf
No hay comentarios:
Publicar un comentario